1.1 系統(tǒng)功能分析
紅外探測器采集到紅外圖像，以LVDS形式送給FPGA，經(jīng)過解碼，時序變換和預(yù)處理，分成兩路，一路存貯到DPRAM中，由FPGA發(fā)出一個外部中斷給DSP，DSP接收到中斷后從DPRAM中讀圖進(jìn)行處理，把結(jié)果信息寫到FPGA的FIFO中，預(yù)處理出來的另一路信號把FIFO中的信息疊加上去，送給VGA顯示接口模塊，在功率電感器公司顯示器上顯示圖像。
1.2 系統(tǒng)的電源要求
根據(jù)系貼片電感器生產(chǎn)廠家統(tǒng)功能分析，首先確定硬件電路的設(shè)計方案。FPGA是系統(tǒng)的核心， 采用Xilinx公司的XC6SLX模壓電感器公司100芯片，內(nèi)核電壓/電流1.2V/4A，輔助電壓/電流3.3V/0.15A，I/O口電壓/電流3.3V/1A，DSP采用TI公司的TMS320C6416芯片， 內(nèi)核電壓/電流1.4V/2A，I/O口電壓/電流3.3V/2A。Flash用來存貯DSP程序，采用MX29LV320T/B芯片，供電電壓/電流3V/1A。DPRAM用來存貯系統(tǒng)緩存數(shù)據(jù)，采用IDT公司的IDT70V639S，供電電壓/電流3.3V/1A。硬件電路的外部供電采用電源適配器，輸出直流電壓為5～9V。考慮到電路負(fù)載較多，F(xiàn)PGA供電要求高，電源設(shè)計中采用FPGA/處理器的電源架構(gòu)設(shè)計入手。
2 系統(tǒng)電源設(shè)計
2.1 FPGA的電源架構(gòu)設(shè)計
FPGA和DSP的內(nèi)核電壓啟動要早于I/O口的電壓，設(shè)計時將內(nèi)核電壓及其它負(fù)載作為一路電源，設(shè)定軟起動時間0.5ms。FPGA的6個Bank和DSP的I/O口作為一路電源， 設(shè)計軟起動1.5ms。進(jìn)入Webench設(shè)計中心，選擇FPGA芯片，根據(jù)設(shè)計要求
建立電源和添加負(fù)載，將優(yōu)化調(diào)校旋鈕調(diào)到4，擇方案3，單擊"view project details"，進(jìn)入檢視/編輯界面，圖1為內(nèi)核電壓及其它負(fù)載電源樹，所選芯片都是BUCK型，考慮到電流精度要求，要按照最大輸入電壓9V進(jìn)行設(shè)計，此時電流誤差最大。中間的是Webench提供的電源芯片，右邊是5個負(fù)載，沒有中間電壓軌，經(jīng)過進(jìn)一步優(yōu)化選擇后，擊"Create Project"建立設(shè)計工程。
圖1 內(nèi)核電壓及其它負(fù)載電源樹
