引 言
隨著社會(huì)信息交流需求的急劇增加、個(gè)人移動(dòng)通信的迅速普及，頻譜已成為越來(lái)越寶貴的資源。天線技術(shù)采用空分復(fù)用（SDMA），利用在信號(hào)傳播方向上的差別，將同頻率、同時(shí)隙的信號(hào)區(qū)分開(kāi)來(lái)。它可以成倍地?cái)U(kuò)展通信容量，并和其他復(fù)用技術(shù)相結(jié)合，最大限度地利用有限的頻譜資源。另外在移動(dòng)通信中，由于復(fù)雜的地線圈電感形、建筑物結(jié)構(gòu)對(duì)電波傳播的影響，大量用戶間的相互影響，產(chǎn)生時(shí)延擴(kuò)散、瑞利衰落、多徑、共信道干擾等，使通信質(zhì)量受到嚴(yán)重影響。采用智能天線可以有效的解決這個(gè)問(wèn)題。
貼片電感目前迫切需要解決的是語(yǔ)音、視頻和數(shù)據(jù)三重播放的應(yīng)用問(wèn)題。三重播放的核心集中在連接性電感器生產(chǎn)廠家和計(jì)算能力上。連接性就是必須實(shí)現(xiàn)不同設(shè)備、板卡和系統(tǒng)之間數(shù)據(jù)的高速通信；計(jì)算能力指設(shè)備、板卡和系統(tǒng)中的處理器能夠滿足新的復(fù)雜的算法要求。數(shù)字信號(hào)處理（Digital Signal Processing，簡(jiǎn)稱DSP）是一門(mén)涉及許多學(xué)科而又廣泛應(yīng)用于許多領(lǐng)域的新興學(xué)科。20世紀(jì)60年代以來(lái)，隨著計(jì)算機(jī)和信息技術(shù)的飛速發(fā)展，數(shù)字信號(hào)處理技術(shù)應(yīng)運(yùn)而生并得到迅速的發(fā)展。數(shù)字信號(hào)處理是一種通過(guò)使用數(shù)學(xué)技巧執(zhí)行轉(zhuǎn)換或提取信息，來(lái)處理現(xiàn)實(shí)信號(hào)的方法，這些信號(hào)由數(shù)字序列表示。在過(guò)去的二十多年時(shí)間里，數(shù)字信號(hào)處理已經(jīng)在通信等領(lǐng)域得到極為廣泛的應(yīng)用。德州儀器、Freescale等半導(dǎo)體廠商在這一領(lǐng)域擁有很強(qiáng)的實(shí)力。
1 串行RapidIO及其結(jié)構(gòu)
RapidIO互連技術(shù)在2001年完成基本規(guī)范。2003年10月，國(guó)際標(biāo)準(zhǔn)組織和國(guó)際電工委員會(huì)（IEC）一致通過(guò)了Ra插件電感器pidIO互連規(guī)范，即ISO／IEC DIS 18372。目前在系統(tǒng)邏輯器件、FPGA和ASIC器件中已經(jīng)實(shí)現(xiàn)了該技術(shù)。TI公司經(jīng)過(guò)努力，也已經(jīng)在DSP芯片上實(shí)現(xiàn)了該項(xiàng)技術(shù)。串行RapidIO互連架構(gòu)解決了高性能嵌入式系統(tǒng)在可靠性和互連性方面的挑戰(zhàn)。嵌入式系統(tǒng)是“控制、監(jiān)視或者輔助裝置、機(jī)器和設(shè)備運(yùn)行的裝置”（devices used to control, monitor, or assist the operation of equipment, machinery or plants）。從中可以看出嵌入式系統(tǒng)是軟件和硬件的綜合體，還可以涵蓋機(jī)械等附屬裝置。目前國(guó)內(nèi)一個(gè)普遍被認(rèn)同的定義是：以應(yīng)用為中心、以計(jì)算機(jī)技術(shù)為基礎(chǔ)、軟件硬件可裁剪、適應(yīng)應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、體積、功耗嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。
基于DSP的串行RapidIO的主要特點(diǎn)有：
①引腳數(shù)少；
②數(shù)據(jù)寬度和速度可調(diào)；
?、劬邆銬MA和消息傳遞功能；
?、苤С謴?fù)雜可調(diào)整的拓?fù)浣Y(jié)構(gòu)；
?、葜С侄帱c(diǎn)傳送；
?、蘅煽啃愿撸商峁┓?wù)質(zhì)量保證；
⑦功耗低。
C645x的串行RapidIO有3層結(jié)構(gòu)，如圖1所示。RapidIO結(jié)構(gòu)主要包括物理層、傳輸層和邏輯層。其中物理層負(fù)責(zé)描述器件的接口規(guī)范，例如分組傳輸機(jī)制、流量控制、電特性以及低級(jí)錯(cuò)誤管理等；傳輸層為在不同端點(diǎn)設(shè)備之間傳送分組提供一體成型電感器路由信息，交換設(shè)備以基于器件的路由方式工作于傳輸層；邏輯層定義總體的協(xié)議和分組格式，每個(gè)分組最多包含256字節(jié)的載荷，事務(wù)通過(guò)Load、Store或DMA操作來(lái)訪問(wèn)地址空間。圖1中，邏輯層包括I／0系統(tǒng)、傳送消息、全局共享內(nèi)存以及為將來(lái)可能增加功能預(yù)留的擴(kuò)充單元。
2 系統(tǒng)硬件結(jié)構(gòu)
TMS320C645x系列DSP為T(mén)I公司推出的速度達(dá)到1.2 GHz的DSP，主要應(yīng)用于電信、醫(yī)療電子和新興的電子行業(yè)；可以連接32位DDR2內(nèi)存和66 MHz的PCI接口；具有2個(gè)串行干兆媒體獨(dú)立接口、以太網(wǎng)MAC端口、1個(gè)千兆以太網(wǎng)關(guān)，還有一個(gè)用于無(wú)縫連接公共電信數(shù)據(jù)流的電信串行接口。TMS320C645x具有的這些特性非常適合于超高速數(shù)據(jù)處理系統(tǒng)中。在高速數(shù)據(jù)系統(tǒng)中，大量數(shù)據(jù)的芯片之間的傳輸十分關(guān)鍵。只有快速、及時(shí)地將數(shù)據(jù)傳輸出去或者讀取進(jìn)來(lái)，才可以減輕系統(tǒng)對(duì)數(shù)據(jù)存儲(chǔ)的壓力。圖2為T(mén)MS320C645x系列DSP的串行Ra—pidIO內(nèi)部結(jié)構(gòu)框圖。
從圖2可以看出，接收到的差分?jǐn)?shù)據(jù)進(jìn)入串行Ra—pidI0，首先RapidIO模塊根據(jù)數(shù)據(jù)的上升沿變化速度檢測(cè)出數(shù)據(jù)發(fā)送時(shí)鐘頻率，并以此頻率來(lái)接收后面的數(shù)據(jù)。然后，將接收的串行數(shù)據(jù)經(jīng)過(guò)S2P（Series to Parallel）單元，將串行數(shù)據(jù)轉(zhuǎn)換成10位的并行數(shù)據(jù)，從而降低了10倍數(shù)據(jù)傳輸速度。物理層得到并行數(shù)據(jù)后，將數(shù)據(jù)送到邏輯層，依次經(jīng)過(guò)譯碼、FIFO、CRC校驗(yàn)和拆包處理，送到緩沖并進(jìn)行數(shù)據(jù)處理，最后經(jīng)過(guò)DMA總線送到DSP處理單元，完成數(shù)據(jù)的接收。 大功率電感廠家 |大電流電感工廠
