我們常常會發(fā)現(xiàn)，自己想當然的一些規(guī)則或道理往往會存在一些差錯。電子工程師在電路設(shè)計中也會有這樣的例子。下面是一位工程師總結(jié)的八大誤區(qū)點。

　　現(xiàn)象一：這板子的PCB設(shè)計要求不高，就用細一點的線，自動布

　　點評：自動布線必然要占用更大的PCB面積，同時產(chǎn)生比手動布線多好多倍的過孔，在批量很大的產(chǎn)品中，PCB廠家降價所考慮的因素除了商務(wù)因素外，就是線寬和過孔數(shù)量，它們分別影響到PCB的成品率和鉆頭的消耗數(shù)量，節(jié)約了供應(yīng)商的成本，也就給降價找到了理由。

　　現(xiàn)象二：這些總線信號都用電阻拉一下，感覺放心些

　　點評：信號需要上下拉的原因很多，但也不是個個都要拉。上下拉電阻拉一個單純的輸入信號，電流也就幾十微安以下，但拉一個被驅(qū)動了的信號，其電流將達毫安級，現(xiàn)在的系統(tǒng)常常是地址數(shù)據(jù)各32位，可能還有244/245隔離后的總線及其它信號，都上拉的話，幾瓦的功耗就耗在這些電阻上了。

　　現(xiàn)象三：CPU和FPGA的這些不用的I/O口怎么處理呢？先讓它空著吧，以后再說

　　點評：不用的I/O口如果懸空的話，受外界的一點點干擾就可能成為反復(fù)振蕩的輸入信號了，而MOS器件的功耗基本取決于門電路的翻轉(zhuǎn)次數(shù)。如果把它上拉的話，每個引腳也會有微安級的電流，所以最好的辦法是設(shè)成輸出（當然外面不能接其它有驅(qū)動的信號）

　　現(xiàn)象四：這款FPGA還剩這么多門用不完，可盡情發(fā)揮

　　點評：FGPA的功耗與被使用的觸發(fā)器數(shù)量及其翻轉(zhuǎn)次數(shù)成正比，所以同一型號的FPGA在不同電路不同時刻的功耗可能相差100倍。盡量減少高速翻轉(zhuǎn)的觸發(fā)器數(shù)量是降低FPGA功耗的根本方法。

　　現(xiàn)象五：這些小芯片的功耗都很低，不用考慮 大功率電感廠家 |大電流電感工廠